克勞德高速數字信號測試實驗室

DDR SDRAM即我們通常所說的DDR內存，DDR內存的發展已經經歷了五代，目前 DDR4已經成為市場的主流，DDR5也開始進入市場。對于DDR總線來說，我們通常說的 速率是指其數據線上信號的快跳變速率。比如3200MT/s,對應的工作時鐘速率是 1600MHz。3200MT/s只是指理想情況下每根數據線上比較高傳輸速率，由于在DDR總線 上會有讀寫間的狀態轉換時間、高阻態時間、總線刷新時間等，因此其實際的總線傳輸速率 達不到這個理想值。 DDR眼圖測試及分析DDR穩定性測試\DDR2一致性測試；貴州DDR一致性測試方案商

自動化一致性測試

因為DDR3總線測試信號多，測試參數多，測試工作量非常大，所以如果不使用自動化 的方案，則按Jedec規范完全測完要求的參數可能需要7?14天。提供了全自動的DDR測試 軟件，包括：支持DDR2/LPDDR2的N5413B軟件；支持DDR3/LPDDR3的U7231B軟件； 支持DDR4的N6462A軟件。DDR測試軟件的使用非常簡便，用戶只需要 按順序選擇好測試速率、測試項目并根據提示進行參數設置和連接，然后運行測試軟件即可。 DDR4測試軟件使用界面的例子。 河北信息化DDR一致性測試DDR1 電氣一致性測試應用軟件。

由于讀/寫時序不一樣造成的另一個問題是眼圖的測量。在DDR3及之前的規范中沒 有要求進行眼圖測試，但是很多時候眼圖測試是一種快速、直觀衡量信號質量的方法，所以 許多用戶希望通過眼圖來評估信號質量。而對于DDR4的信號來說，由于時間和幅度的余量更小，必須考慮隨機抖動和隨機噪聲帶來的誤碼率的影響，而不是做簡單的建立/保  持時間的測量。因此在DDR4的測試要求中，就需要像很多高速串行總線一樣對信號疊加  生成眼圖，并根據誤碼率要求進行隨機成分的外推，然后與要求的小信號張開窗口(類似  模板)進行比較。圖5 . 8是DDR4規范中建議的眼圖張開窗口的測量方法(參考資料： JEDEC     STANDARD    DDR4     SDRAM,JESD79-4)。

每個DDR芯片獨享DOS，DM信號;四片DDR芯片共享RAS#，CAS#，CS#，WE#控制信號。

DDR工作頻率為133MHz。

DDR 控制器選用Xilinx公司的 FPGA，型號為XC2VP30 6FF1152C

得到這個設計需求之后，我們首先要進行器件選型，然后根據所選的器件，準備相關的設計資料。一般來講，對于經過選型的器件，為了使用這個器件進行相關設計，需要有如下資料。

器件數據手冊Datasheet:這個是必須要有的。如果沒有器件手冊，是沒有辦法進行設計的(一般經過選型的器件，設計工程師一定會有數據手冊)。 DDR3和 DDR4設計分成幾個方面：仿真、有源信號驗證和功能測試。用于電氣物理層、協議層和功能測試解決方案。

對DDR5來說，設計更為復雜，仿真軟件需要幫助用戶通過應用IBIS模型針對基于 DDR5顆粒或DIMM的系統進行仿真驗證，比如仿真驅動能力、隨機抖動/確定性抖動、寄 生電容、片上端接ODT、信號上升/下降時間、AGC(自動增益控制)功能、4taps DFE(4抽頭 判決反饋均衡)等。

DDR的讀寫信號分離

對于DDR總線來說，真實總線上總是讀寫同時存在的。規范對于讀時序和寫時序的 相關時間參數要求是不一樣的，讀信號的測量要參考讀時序的要求，寫信號的測量要參考寫 時序的要求。因此要進行DDR信號的測試，第一步要做的是從真實工作的總線上把感興 趣的讀信號或者寫信號分離出來。JEDEC協會規定的DDR4總線的 一個工作時 序圖(參考資料： JEDEC STANDARD DDR4 SDRAM,JESD79-4),可以看到對于讀和寫信 號來說，DQS和DQ間的時序關系是不一樣的。 DDR 設計和測試解決方案；貴州DDR一致性測試方案商

DDR5 一致性測試應用軟件。貴州DDR一致性測試方案商

對于嵌入式應用的DDR的協議測試， 一般是DDR顆粒直接焊接在PCB板上，測試可 以選擇針對邏輯分析儀設計的BGA探頭。也可以設計時事先在板上留測試點，把被測信 號引到一些按一定規則排列的焊盤上，再通過相應探頭的排針頂在焊盤上進行測試。

協議測試也可以和信號質量測試、電源測試結合起來，以定位由于信號質量或電源問題 造成的數據錯誤。圖5.23是一個LPDDR4的調試環境，測試中用邏輯分析儀觀察總線上 的數據，同時用示波器檢測電源上的紋波和瞬態變化，通過把總線解碼的數據和電源瞬態變 化波形做時間上的相關和同步觸發，可以定位由于電源變化造成的總線讀/寫錯誤問題。 貴州DDR一致性測試方案商